66问答网
所有问题
设计一个序列信号发生器电路,使之在一系列clk信号作用下能周期性的输出0010110111的序列信
号
举报该问题
推荐答案 2013-09-05
思路:采用并入串出移位寄存器构成即可;
如74164-165等;
追问
我要方案啊、哥哥
追答
什么方案,你理解了并入串出移位寄存器的功能和意义,方案自然就会在你腹中形成;
其实,方法不少的,单片机就不说了,如采用选通模拟开关等等;
作业还得你自己去做;
温馨提示:答案为网友推荐,仅供参考
当前网址:
http://66.wendadaohang.com/zd/siiixn9xU.html
相似回答
数电第五版(阎石)第六章课后习题及答案
答:
输出的脉冲Y的频率为CLK频率的1/9。以此类推可得:低电平输入端1/91/81.111.251/71/61/51/41/31/201.431.6722.53.3350【6.29】
设计一个序列信号发生器电路,使之在一系列CLK信号作用下能周期性
地输出“
0010110111
”的序列信号。解:方案:十进制计数器和8选1数据选择器十进制计数器选用74160,...
大家正在搜
0101011序列信号发生器设计
设计一个序列信号发生器
110100序列信号发生器
实现11000序列信号发生器
序列信号发生器电路
用移位寄存器构成序列信号发生器
如图为一个序列信号发生器
数电序列信号发生器
LM324简易信号发生器的电路
相关问题
用数电设计一个序列信号发生器电路,使之在一系列时钟信号作用下...
用vhdl语言设计电路,完成一个序列信号发生器,用以产生序列...
用verilog DHL语言设计一个5阶的M序列信号发生器,...
3位字序列信号发生器: 要求依次循环输出8个字序列信号,每个...
用vhdl 语言设计 序列信号发生器
用vhdl 语言设计 序列信号发生器