• 所有问题

    • &是什么意思在vhdl中？怎么用？

    如题所述

    举报该问题
    推荐答案   推荐于2017-12-15
    这个是连接符
    可以把几个信号连接成一个信号。
    比如A 是3BIT ；B是4BIT
    C<=A&B;
    那么C就是一个7BIT的信号啦！是由A拼在高3BIT，B拼在低4BIT构成的。
    温馨提示：答案为网友推荐，仅供参考
    相似回答
    &是什么意思?在vhdl中怎么用?答：&的意思就是连接，比如两个一位的信号a，b通过c<=“a&b”就合成为一个2位的信号c 例：process(clk1)begin if clk1'event and clk1 = '1' then datacom <= fskcodein & datacom(1);end if;end process;这个程序：并值符号：如果clk1上升沿到了，datacom的类型应该是std_logic_vector,假...
    &在VHDL语言中是什么意思,具体怎么用呢?谢谢答：楼主，您好！我刚刚查了下VHDL的资料。&是算术运算符中：并置运算符。主要用于将操作数或者是数组连接起来构成新的数组。应用举例：'a' & 'b' & 'c'的结果是"abcd"他们的连接对象长度要一致！解释下：重点 if clk1'event and clk1 = '1' then datacom <=fskcodein & datacom(1);不...
    VHDL &是什么意思答：&的意思就是连接，比如两个一位的信号a，b通过c<=“a&b”就合成为一个2位的信号c
    VHDL中( A<='0'&A;)是什么意思答：& 表示组合的意思 一般写成 A<= '0 ' & A(A'LEFT-1 DOWNTO 0); 用来做移位 或者 B <= '0'&A; 即 B(B'LEFT) <= '0'; B(B'LEFT-1 DOWNTO 0) <= A;直接写 A<= '0 ' & A；这样两边的位数不一样, 错误
    vhdl '0'&a + b是什么意思?答：不能够这样表达，要么('0' & a) + b，要么'0' & (a + b)，不能省略括号。('0' & a) + b的意思是，将8位数组a的前面添加一个'0'，成为9位的数组，然后再与8位数组b相加。'0' & (a + b)的意思是，将8位数组a和b相加之后，在其结果的前面添加一个'0'。
    vhdl 中 crlt<=('0'&a)+('0"&b)+cin 是什么意思答：他的意思 就是0并上a，加上0并上b，加上cin，其实就是求三个数的和，只是多加了个'0'&是因为crlt的位数比a,b，都多了一位
    大家正在搜
    vhdl中bhv是什么意思vhdl中and是什么意思vhdl是什么意思啊vhdl中rem什么意思vhdl保留字是什么意思vhdl中access什么意思vhdl综合是什么意思vhdl中pause什么意思vhdl分频是什么意思
    相关问题
    &是什么意思？在vhdl中怎么用？
    vhdl '0'&a + b是什么意思?
    vhdl 中 crlt<=('0'&a)+('0"&b)+c...
    Multisim中如何使用VHDL？
    vhdl中tsr <= '0' & tsr(7 downto...
    VHDL如何将多个模块用语句连接起来？
    VHDL中( A<='0'&A;)是什么意思
    “&”在“VHDL”语言中是什么意思？具体怎么用？