“&”在“VHDL”语言中是什么意思？具体怎么用？

如题所述

第1个回答 2018-01-01

并值符号：如果clk1上升沿到了，datacom的类型应该是std_logic_vector,假设是2位的。那么就是std_logic_vector（1 downto 0）。fskcodein应该是bit类型，那么就是把fskcodein的数值和datacom的高位组成一个新的2位的datacom。
假如datacom：out std_logic_vector（1 downto 0）
datacom<="01" 高位是0
fskcodein: out bit;
fskcodein<='0' 是0
那么新的datacom是00本回答被网友采纳

相似回答

&是什么意思在vhdl中?怎么用?答：那么C就是一个7BIT的信号啦!是由A拼在高3BIT,B拼在低4BIT构成的。本回答由网友推荐举报| 答案纠错 | 评论(2) 23 1 flamingwave 采纳率:56% 来自:芝麻团擅长: 电脑/网络娱乐休闲文化/艺术游戏医疗健康为您推荐: soc是什么意思啊 pld是什么意思 FBGA是什么 VHDL程序的基本结构 vhdl综...

&是什么意思?在vhdl中怎么用?答：&的意思就是连接，比如两个一位的信号a，b通过c<=“a&b”就合成为一个2位的信号c 例：process(clk1)begin if clk1'event and clk1 = '1' then datacom <= fskcodein & datacom(1);end if;end process;这个程序：并值符号：如果clk1上升沿到了，datacom的类型应该是std_logic_vector,假...

VHDL &是什么意思答：&的意思就是连接，比如两个一位的信号a，b通过c<=“a&b”就合成为一个2位的信号c

在Verilog HDL设计中用什么表示异或答：^~：表示同或。Verilog一般全称指Verilog HDL，是用于数字逻辑设计硬件描述语言HDL的一种，普遍认为另一种是VHDL。Verilog可以进行数字逻辑的仿真验证、时序分析、逻辑综合，具有描述电路连接、电路功能、在不同抽象级上描述电路、描述电路的时序，表达并行系等功能，是目前应用最广泛的一种硬件描述语言。

VHDL语言的概念与在实验中的应用?答：VHDL语言利用寄存器特有的应用功能，如管理过程控制、跟踪运行状态等，通过数据传输的效果达到远程控制的设计效果。控制元件、远程操作等功能设计是基于定时器的设计思路。语言融入到功能模块中。当信号输入时，可以重新配置定时器的各种信息，将原来的信号传输格式转换成标准格式信号到达远程控制目标的目的。VHDL...

EDA中VHDL语言里,并置操作符&能将两个十进制数合并起来吗?答：不行，参与&运算的操作数只能是一维数组，即使你由整数8和9构成数组，连接后也只是一个具有2个元素的一维数组，与整数89没有关系。

大家正在搜

语言是什么意思语言特点是什么语言的基础是什么语言是什么 php是什么语言什么的语言语言包括什么语言学语言的六大功能无语言表的意思