化简一位全加器的逻辑表达式

Question

要用cadence软件画一位全加器的layout，要求只能用NAND2和XOR2 gate （他俩其中一个或都用）来实现电路，那么该怎样将输出C的逻辑表达式变形使之符合要求？ 我已经将输出Sum化简为S=AxorBxorC，用两个XOR2门

Answer 1

一位全加器的表达式如下：

Si＝Ai⊕Bi⊕Ci－1

第二个表达式也可用一个异或门来代替或zhi门对其中两个输入信号进行求和：

其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci－1，输出本位和为Si。向相邻高位进位数为Ci。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。

扩展资料：

一个全加法器由两个异或门，三个和门，和一个或门（或可以理解为两个半加法器和一个或门的组合）。S1、T1、T2、T3为门间连接件。

代码显示了一个纯粹的结构建模方法，其中XOR，和，或是门设备内建到VerilogHDL。以xorX1（S1，A，B）为例：xor表示对内置xor门的调用，设备名称xor，代码实例别名X1（类似于示意输入）。括号中的名称S1，A，B表示设备引脚的实际连接线（信号），其中A，B为输入，S1为输出。

参考资料来源：百度百科-一位全加器

参考资料来源：百度百科-全加器