将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入。
或门的输出作为加法器的进位输出。即完成了加法器的设计。回过头来分析：当加法器的输入分别为：a=1,b=0,ci=1时。
对应3-8译码器的输入为A=1,B=0,C=1，这是译码器对应的输出为OUT(5)=1,其余的为0，根据上面设计的连接关系，s=0,co=1,满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。
扩展资料：
变量译码器是一个将n个输入变为2^n个输出的多输出端的组合逻辑电路。其模型可用下图来表示，其中输入变化的所有组合中，每个输出为1的情况仅一次，由于最小项在真值表中仅有一次为1，所以输出端为输入变量的最小项的组合。故译码器又可以称为最小项发生器电路。
译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。
74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。
参考资料来源：百度百科-译码器
全加器有3个输入端：a,b,ci；有2个输出端：s,co.
与3-8译码器比较，3-8译码器有3个数据输入端：A,B,C；3个使能端；8个输出端，OUT(0-7)。
这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端，即3-8译码器的输入A、B、C分别对应全加器的输入a,b,ci；将3-8译码器的3个使能端都置为有效电平，保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系。
现在写出全加器和3-8译码器的综合真值表：
（A/a,B/b,C/ci为全加器和译码器的输入，OUT为译码器的输出（0-7），s为加法器的和，co为加法器的进位输出）PS:假定译码器的输出为高电平有效。
A/a B/b C/ci OUT s co
0 0 0 0 0 0
0 0 1 1 1 0
0 1 0 2 1 0
0 1 1 3 0 1
1 0 0 4 1 0
1 0 1 5 0 1
1 1 0 6 0 1
1 1 1 7 1 1
根据上面的真值表，可以设计出电路图：
将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入，或门的输出作为加法器的进位输出。即完成了加法器的设计。
回过头来分析：
当加法器的输入分别为：a=1,b=0,ci=1时，对应3-8译码器的输入为A=1,B=0,C=1，这是译码器对应的输出为OUT(5)=1,其余的为0，根据上面设计的连接关系，s=0,co=1,满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。
大于等于2，就是说少数服从多数
帮忙写一下吧 好人
追答等会
74ls138引脚图有没
再检验一下
嘿嘿
追问已经采纳你的答案 我跟满意 我们再问你个问题呢？？就是如何使用3线-8线和各种逻辑电路构成2线-4线译码器？？？帮帮我吧！！！
追答这个不会，因为我们只学了3线8线
追问嗯嗯 不过还是要感谢你 谢谢
追答可以把三线的那个输出作为
可以吗？
你学的是什么专业
追问电子信息工程
追答哪个学校？
追问
这样应该可以吧 2-4 译码器
追答感觉很对
追问河师大 渣渣学校 学霸不要喷我 我脑子比较笨
追答我也不会，
那个是你们搜到？还是，
对着吧。
追问百度上别人回答我的问题发给我的
你应该也是学电子的吧
追答电气，，
对着吧，太聪明了
追问电子 电气是一家
追答嗯，所以那个我会，我才做完实验
追问学霸 以后我有不会的问题还问你吧 我是学渣
追答我是学渣的
追问我们下个星期做这两个实验 还要写实验报告
学霸 不要谦虚 你懂得比我多
追答我是抄人家的，，然后，卖弄一下。我学校也是渣渣学校，在西安呢
追问学霸太谦虚了
追答哎，好吧，你那样认为，也就是吧，嘿嘿
数电不好学，没有模电好学
追问看来你们做实验比我们快一步 以后我看看我们有没有做相同的实验 有的话我就可以借鉴一下你们的了
追答嗯嗯，
追问我感觉模电更难学啊
追答数电，太多数子了
追问学霸一起努力吧
追答嗯
本回答被提问者采纳