Verilog:设计一个八选一数据选择器，利用八选一数据选择器实现逻辑函数F(A,B,C)=M1+

Question

Verilog:设计一个八选一数据选择器，利用八选一数据选择器实现逻辑函数F(A,B,C)=M1+M2+M5+M7
M1是啥？

Answer 1

你这个描述有问题。
M是最大积的表达方式，M1表示的是A+B+C',M2表示的是A+B'+C,M5表示的是A'+B+C',M7表示的是A'+B'+C';但是，这里应该是M1*M2*M5*M7才对。
如果是加和的话，应该是最小和的表达方式，但这样的话m应该小写，如果是m1,m2,m5和m7，分别应该是A'+B'+C,A'+B+C',A+B'+C和A+B+C.

Answer 2

楼上说的不错：
你可以这样理解，将（A,B,C）和起来看成一个3位二进制数，那么它表示的就是数字0-7；
那么M1可以对应1，将1转换成2进制就是（001）等于（ABC'），看这样可以理解么？