接地是为了滤除干扰信号尤其是高频干扰.这时几个电容不能合成一个电容.小电容是为滤滤高频干扰.高频时电容存在一个寄生电感及电阻.因此电容可等效于一个电感(L)串一个电阻再串一个纯电容.高频中寄生电阻可忽略.它有一个自谐振频率即其滤波频率,公式为:
f=1/2π√(LC).(L为电容中的寄生电感)
而1/2π√(LC1+C2)不等于1/2π√(LC1+1/2π√(LC2),或其倒数和.所在以在高频滤波时两电容并联及串联并不等于其电容和及其电容倒数和.所以不可以合成一个电容.在低频时用大电容寄生电感可忽略,两电路可以等效.所在在电路设计中一般用一个大电容滤低频干扰而并一个小电容用于滤低频干扰.
从你图中看并联的是几个小电容.这种情况在原理图设计中常见.是这样的：按照电路设计抗干扰要求,一般每个集成电路靠近电源脚都需VCC与GND之间并一个0.1uF左右的小电容作为去耦电容.而一般的逻辑集成电路的电源脚VCC及GND都是默认隐藏的,这些集成电路的去耦电容就只能画在一起并联在VCC及GND之间，,在PCB布线时再把这些电容分开放置在各个集成电路电源旁边.
f=1/2π√(LC).(L为电容中的寄生电感)
而1/2π√(LC1+C2)不等于1/2π√(LC1+1/2π√(LC2),或其倒数和.所在以在高频滤波时两电容并联及串联并不等于其电容和及其电容倒数和.所以不可以合成一个电容.在低频时用大电容寄生电感可忽略,两电路可以等效.所在在电路设计中一般用一个大电容滤低频干扰而并一个小电容用于滤低频干扰.
从你图中看并联的是几个小电容.这种情况在原理图设计中常见.是这样的：按照电路设计抗干扰要求,一般每个集成电路靠近电源脚都需VCC与GND之间并一个0.1uF左右的小电容作为去耦电容.而一般的逻辑集成电路的电源脚VCC及GND都是默认隐藏的,这些集成电路的去耦电容就只能画在一起并联在VCC及GND之间，,在PCB布线时再把这些电容分开放置在各个集成电路电源旁边.
温馨提示：答案为网友推荐，仅供参考
第1个回答 2011-06-28
呵呵，听明白你的意思了，电路原理图中之所以画多个电容，是因为他们在印制PCB板时的位置都不同，每个位置都需要这个电容来滤波等待，所以才画了多个电容的，如果画成一个，就不能放在不同的位置上了。要给分的追问
呵呵..好像不完全是..有的电路只有一路..可还是会并好几个电容...断续补充..如果够充分,分会给你的..
追答这种情况一个原因是增加电容的容值，另外一个原因是增加可靠性，防止一个断了，整个电路都受影响，再还是虽然只有一路，很近，但是对于滤波来说，多放几个相同的电容或不同容值的电容，效果都是有改善的。应该也就这些了
第2个回答 2011-06-26
不完全可以，几个并联在一起在其中一个失效时，其余的还能维持电路的正常工作，避免故障扩大，高低频电容并联时就不行。串联有些在电路中起分压作用，只用一个不符合电路的要求
第3个回答 2011-06-26
可以，并联为几个的容量之和，串联则为倒数之和。
第4个回答 2011-06-27
理论值可以
相似回答