任何两种相接触的固体的费米能级（Fermi level）（或者严格意义上，化学势）必须相等。 费米能级和真空能级的差值称作功函数。 接触金属和半导体具有不同的功函，分别记为φM和φS。 当两种材料相接触时，电子将会从低功函（高费米能级） 一边流向另一边直到费米能级相平衡。从而，低功函的材料将带有少量正电荷而高功函材料则会变得具有少量电负性。最终得到的静电势称为内建场记为Vbi。这种接触电势将会在任何两种固体间出现并且是诸如二极管整流现象和温差电效应等的潜在原因。内建场是导致半导体连接处能带弯曲的原因。明显的能带弯曲在金属中不会出现因为他们很短的 屏蔽长度意味着任何电场只在接触面间无限小距离内存在。
欧姆接触或肖特基势垒形成于金属与n型半导体相接触。
欧姆接触或肖特基势垒形成于金属与p型半导体相接触。在经典物理图像中，为了克服势垒，半导体载流子必须获得足够的能量才能从费米能级跳到弯曲的导带底。穿越势垒所需的能量φB是内建势及费米能级与导带间偏移的总和。同样对于n型半导体，φB = φM − χS当中χS是半导体的电子亲合能（electron affinity），定义为真空能级和导带（CB）能级的差。对于p型半导体，φB = Eg − (φM − χS)其中Eg是禁带宽度。当穿越势垒的激发是热力学的，这一过程称为热发射。真实的接触中一个同等重要的过程既即为量子力学隧穿。WKB近似描述了最简单的包括势垒穿透几率与势垒高度和厚度的乘积指数相关的隧穿图像。对于电接触的情形，耗尽区宽度决定了厚度，其和内建场穿透入半导体内部长度同量级。耗尽层宽度W可以通过解泊松方程以及考虑半导体内存在的掺杂来计算:
在MKS单位制 ρ 是净电荷密度而ε是介电常数。 几何结构是一维的因为界面被假设为平面的。对方程作一次积分，我们得到
积分常数 根据耗尽层定义为界面完全被屏蔽的长度。就有
其中V(0) = Vbi被用于调整剩下的积分常数。这一V(x)方程描述了插图右手边蓝色的断点曲线。耗尽宽度可以通过设置V(W) = 0来决定，结果为
对于0 < x < W，ρ = eNdopant是完全耗尽的半导体中离子化的施主和受主净电荷密度Ndopant以及e是电荷。ρ和Vbi对于n型半导体取正号而对于p型半导体取负号，n型的正曲率V''(x)和p型的负曲率如图所示。
从这个大概的推导中可注意到势垒高度（与电子亲和性和内建场相关）和势垒厚度（和内建场、半导体绝缘常数和掺杂密度相关）只能通过改变金属或者改变掺杂密度来改变。总之工程师会选择导电、非反应、热力学稳定、电学性质稳定且低张力的接触金属然后提高接触金属下方区域掺杂密度来减小势垒高度差。高掺杂区依据掺杂种类被称为 n + 或者p + 。因为在隧穿中透射系数与粒子质量指数相关，低有效质量的半导体更容易被解除。另外，小禁带半导体更容易形成欧姆接触因为它们的电子亲和度（从而势垒高度）更低。
上述简单的理论预言了φB = φM − χS，因此似乎可以天真的认为功函靠近半导体的电子亲和性的金属通常应该容易形成欧姆接触。事实上，高功函金属可以形成最好的p型半导体接触而低功函金属可以形成最好的n型半导体接触。不幸的是实验表明理论模型的预测能力并不比上述论断前进更远。在真实条件下，接触金属会和半导体表面反应形成具有新电学性质的复合物。界面处一层污染层会非常有效的增加势垒宽度。半导体表面可能会重构成一个新的电学态。接触电阻与界面间化学细节的相关性是导致欧姆接触制造工艺可重复性为如此巨大的制造挑战的原因。