vhdl 怎么做到6位的整数取前4位，输出也是整数

Question

比如输入123456 输出1234 也是整数类型 ，用/100 结果不对，除法器是不是要自己写， vhdl的转换类型也不好用 转成std_logic_vector编译错误，输入的size要确定值，求助怎么实现，有写好的除法器也可以 ，能分别输出除10 和除100.

Answer 1

可以先对数进行取余。
比如a：=123456REM100；
b：=（123456-a）/100；
则b为123456除以100得到的整数部分，即你要的6位数的前4位。
除10也可用类似操作。