VHDL中怎么把一个std_logic_vector(3 downto 0)的输入转换成整形后，把个位和十位分开，再输出。。

主要为了在数码管上面显示出来，，

推荐答案 2014-04-14

先用std_logic_unsigned程序包或者std_logic_signed程序包中的conv_integer函数，将std_logic_vector（3 downto 0）转换成integer类型，然后将integer类型的对象（变量或者信号）分别做MOD 10和REM 10运算（取模和取余），得到的结果就是十位和个位了。如果还需要转换成std_logic_vector类型的话，再调用std_logic_arith程序包中的conv_std_logic_vector函数，分别将十位和个位转换成std_logic_vector类型。
当然，也可以自己描述一个转换模块，直接将std_logic_vector（3 downto 0）分成十位和个位的std_logic_vector（3 downto 0）类型，分别输出，会简单些。追问

为什么那个MOD在使用时会出错，。。。。

追答

应当是B <= A MOD 10; 和C <= A REM 10;

温馨提示：答案为网友推荐，仅供参考

当前网址：http://66.wendadaohang.com/zd/UpDDnvsppU2p9xs2Ds.html

相似回答

vhdl 整形数怎么赋值给标准逻辑位矢量答：用到此包中的 CONV_STD_LOGIC_VECTOR(A，位长)：将INTEGER类型的A转换为STD_LOGIC_VECTOR

试用vhdl写出具有异步复位和进位功能的十进制计数器答：PORT(CLR,CLK:IN STD_LOGIC; --清零、时钟信号 COUT:OUT STD_LOGIC; --进位信号 Q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END ENTITY;ARCHITECTURE ONE OF counter10 IS BEGIN PROCESS(CLR,CLK)VARIABLE Q1:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGIN IF CLR='1' THEN Q1:=(OTHERS=>'0'...

如何用VHDL实现十进制转变为二进制,个位,十位和百位分开输出的那种...答：use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity conv is port( clk:in std_logic;in16:in std_logic_vector(15 downto 0);out1,out2,out3,out4:out std_logic_vector(3 downto 0));end entity conv;architecture bhv of conv is...

用vhdl语言编写一个一位十进制加减法计数器,需要源代码答：port(clk:in std_logic;c:buffer std_logic_vector(3 downto 0):="0000";q:buffer std_logic_vector(3 downto 0));end count;architecture a of count is begin process(clk)begin if(clk'event and clk='1' )then if q="1111" then q<="0000";c<=c+1;else q<=q+1;end if;...

写出用VHDL语言描述的十进制加法计算器的程序,并用Quartus II 中进行...答：signal count:std_logic_vector(3 downto 0);begin process(clk,rst,en) is begin if clk'event and clk='1' then if rst='1' then count<="0000";elsif en='1' then case up is when '1'=>count<=count+1;if count>"1000" then count<="0000";end if;when others=>count<=...

用vhdl语言设计一个四位二进制数可以计数0的个数的程序答：PORT ( CLK,RST : IN STD_LOGIC;DOUT : OUT STD_LOGIC_VECTOR (3 DOWNTO 0) );END;ARCHITECTURE DACC OF CNT4B IS SIGNAL Q1 : STD_LOGIC_VECTOR (3 DOWNTO 0);BEGIN PROCESS(CLK,RST)BEGIN IF RST = '0' THEN Q1<="0000";ELSIF CLK'EVENT AND CLK = '0' THEN Q1<=Q1+1;E...

大家正在搜

std logic vector vhdl中vector后的 stdlogicvector赋值 vhdl中std_logic std_logic和bit buffer std_logic integer range conv_integer logic与bit强制转换