Cadence绘制自上而下原理图问题

Question

在利用上层电路的模块生成下层电路的图纸时，是否生成的SCH文件夹里只能有一个Page文件？假如我在上层电路中绘制多个模块，使用的是同一个“implementation name”那么生成的下层电路文件会是什么样的结果？以图片中的电路为例，这样是否符合规则？不符合应该如何改？谢谢！

Answer 1

调用的为top层或者上层，模块相应于1个设计，另外会形成一个新设计的。
两个模块port不同，肯定不符合规则。