电路层面来说以目前的构架，CMP(chip multiprocessor)其实已经快到极限。制约性能提升的不仅仅是complex global wire的延时问题，还包括目前外部存储(DRAM)的读写效率远远低于core的运算效率。另一个角度，从不同的应用领域来讲，对于手机等SoC的CPU，最大的需求低功耗，性能次之，那么，降低功耗的技术主要有DVFS,和异构架构。对于PC，这种CPU主要比较关注性能，功耗次之，虽然异构架构也能更好的提升性能，但是带来的编程困难比较大，现在还没有比较完善的编程的工具链，所以，推测，异构架构在这个领域的应用要等到有比较完善的并行编程模型。
Multicore（多核心）其实很早就应用在Dsp芯片组（基站里会看到很多很多）了，所以不能说这是当前CPU最前沿的理念。多核也并不代表CPU的进化，核心数绝不是CPU的发展方向。因为无论是什么世代，多核都是一个可用的方案，也就是说，未来都可能一直沿用这个设计理念。当然，今后的多核，每个核的分工会细化，包括现在已经出现的big.little就可见一斑。多核处理器的始祖，Hydra结构。对于多核体系，关注更多的是NoC（片上网络），属于芯片设计/算法的范畴，该领域会不断优化核与核之间的通信，通过异步的高速通信链接各个处理单元。因此，communication及netwoer领域正在向芯片尺度进一步入侵，学好微机理论对于各个方向都十分重要。既然多核并不代表CPU的发展方向，那CPU的发展方向又是什么呢。CPU再具有主导地位，也只是半导体芯片中一个成员，一个系统里的一部分。我先从半导体制程角度写（因为没好好学设计），再从设计角度做个介绍：CPU的发展方向是：CPU会消失。多核应用在CPU，其实是在晶片尺度接近物理极限下，功耗/散热/延迟/设计复杂度等问题遇到瓶颈时，为了满足摩尔定律无奈之举。而摩尔定律本身是一个经验公式，在摩尔大神提出以后，业界为了满足这个共识而不断压榨，以符合摩尔定律。而当特征尺寸不断缩小，以至于半导体物理基本假设失效，现有科技无法再有效地缩小晶体管尺寸，不得已才扩大芯片本身的数目。而SoC，简单来说就是将众多个核集成到一片上来，并且同时将内存等也集成到一起。Soc的极致，就是将硕大的一个电脑机箱微缩到一块芯片的大小。而就目前3-5年而言，一种介于制程和封装间的技术---3D IC（三维集成电路）将逐步普及市场。三维集成电路其实很容易理解，如果说之前的芯片都是平房的话，三维芯片就是高楼，将几个平房叠在一起。本身也是一种Soc的集成方式，相较于之前的多核体系，减小了导线长度和延时及功耗。对于CPU而言，暂时还没有达到3D IC的范畴，暂时是只有成熟的FPGA和DRAM产品出现。3D IC的发展，大大增加了SoC的可行性。 3D集成发展地图 3D结构与NoC关系 Interconnect-Based Design Methodologies for Three-Dimensional Integrated Circuits Vol. 97, No. 1, January 2009 | Proceedings of the IEEE 无疑的，3D IC将在物理层面大大满足NoC的需求，TSV（硅穿孔）连接能使得整个网络的wire length（导线长度）大大缩短，能够解决RC Delay（理解成导线中电阻电容所带来的延迟就好了）所带来的困难，大大优化片上系统的综合能力。要说明，未来的3D IC绝不会止步于将现有的2D芯片垂直整合。
